• <sub id="uhzwv"></sub>

    <sub id="uhzwv"></sub>
  • <dd id="uhzwv"></dd><wbr id="uhzwv"></wbr>
    <dd id="uhzwv"><address id="uhzwv"></address></dd>
    如何減少PCB板寄生電容Cp對晶振頻率的干擾

    減少PCB板寄生電容Cp對晶振頻率的干擾建議如下:

    電容的物理公式:

    C=εS/4πKd

    說明:

    晶振焊盤與鄰近地平面之間的面積S和距離d均會影響寄生電容大小,因為面積S不變,所以影響寄生電容的因素只剩下距離d,通過挖空晶振同一層的地和相鄰層的地,可以增大晶振焊盤與地平面之間的距離,來達到減小寄生電容的效果。

    如下圖所示,一個4層PCB板,晶振位于Top層,將Top層和相鄰層凈空之后,晶振相對于地平面(L3),相比較沒有凈空之前,這個距離d增大,即寄生電容會減小。

    如何減少PCB板寄生電容Cp對晶振頻率的干擾

    晶振的L1和L2層均凈空處理

    晶振的位置需要遠離熱源,因為高溫同樣會影響晶振頻偏。

    晶振附近相鄰地挖空處理的目的有兩個:

    • 維持負載電容恒定
    • 隔絕熱傳導,避免周圍的PMIC或者其它發熱體的熱透過銅皮傳導到晶振,導致頻偏。晶諾威科技建議凈空不鋪銅,以隔絕熱的傳遞。
    0755-23068369
    一分钟快3网址 一分快3 uu快3 网盟彩神IV 百姓购彩大厅在线购彩 彩神v在线登录