• <sub id="uhzwv"></sub>

    <sub id="uhzwv"></sub>
  • <dd id="uhzwv"></dd><wbr id="uhzwv"></wbr>
    <dd id="uhzwv"><address id="uhzwv"></address></dd>
    晶振電路設計:如何保障晶振時鐘信號源穩定
    • 晶振振蕩原理

    振蕩器是一個沒有輸入信號的帶選頻網絡的正反饋放大器。從能量的角度來說,正弦波振蕩器(無源晶振)是通過自激方式把直流電能轉換為特定頻率和幅度的正弦交變能量的電路。

    • 晶振等效電路

    在一般情況下,晶片機械振動的振幅和交變電場的振幅非常微小,但當外加交變電壓的頻率為某一特定值時,振幅明顯加大,比其他頻率下的振幅大得多,這種現象稱為壓電諧振。當用石英晶體組成并聯諧振電路時,晶體表現為感性,其等效品質因數Q值很高。

    • 晶振等效阻抗

    晶振在串聯諧振時表現為電阻,在并聯諧振時表現為電感。電工學上以頻率的高低分,其中較低的頻率是串聯諧振,較高的頻率是并聯諧振。

    • 晶振皮爾斯振蕩電路原理

    倒相器作為放大器,同時提供180度的相移。而晶振及負阻電容作為反饋回路,提供剩下的180度相移。RF為反饋電阻,用來決定倒相器的直流工作點,使之工作在高增益區(線性區)。這個電阻值不能太小,否則會導致環路無法振蕩。該電路利用晶振的并聯諧振,由于并聯諧振與C0有關,會受寄生電容影響,因此增加外接電容C1、C2,可減小C0對諧振頻率的影響。同時C1、C2的加入會影響起振時間和振蕩頻率的準確度。在許可范圍內,外接電容(接地電容)值越低越好。外接容值偏大雖有利于振蕩器的穩定,但將會增加起振時間。

    • 晶振設計注意事項

    在低功耗設計中晶振的選擇非常重要,尤其帶有睡眠喚醒的系統,往往使用低電壓以求低功耗。由于低供電電壓使提供給晶振的激勵功率減少,造成晶振起振很慢或根本就不能起振。這一現象在上電復位時并不特別明顯,上電時電路有足夠的擾動,很容易建立振蕩。在睡眠喚醒時,電路的擾動要比上電時小得多,起振變得很不容易。在振蕩回路中,晶振既不能過激勵(容易振到高次諧波上)也不能欠激勵(不容易起振)。

    0755-23068369
    一分钟快3网址 一分快3 uu快3 网盟彩神IV 百姓购彩大厅在线购彩 彩神v在线登录