• <sub id="uhzwv"></sub>

    <sub id="uhzwv"></sub>
  • <dd id="uhzwv"></dd><wbr id="uhzwv"></wbr>
    <dd id="uhzwv"><address id="uhzwv"></address></dd>
    如何設計無源晶振及兩顆外接電容在PCB的最佳位置?

    如何設計無源晶振及兩顆外接電容在PCB的最佳位置?

    無源晶振及兩顆外接電容在PCB的位置

    • 兩顆外接電容應盡量靠近晶振引腳(頻率輸入腳與頻率輸出腳)設計。
    • 晶振核心部件為石英晶體,容易受外力撞擊或跌落影響而破碎。在PCB布線時最好不要把晶振設計在PCB邊緣,盡量使其靠近芯片。
    • 晶振走線需要用GND保護穩妥,遠離敏感信號源,如RF及高速信號,以免頻率信號受到干擾。
    • 晶振位置遠離熱力源,高溫會造成晶振頻率偏差,因為石英晶體具有“溫漂”物理特性。

    關于外接電容(C1&C2)與晶振負載電容CL匹配

    • 晶振負載電容計算公式: CL=C1*C2/(C1+C2)+Cic+Cp
    • C1和C2為晶振兩腳外接電容,又被稱為匹配電容對地電容。
    • Cic為集成電路內部電容,Cp為PCB板寄生電容,一般理論上按照3~5pF計算,但在應用中需視實際情況而定。

    外接電容值大小一般取C1=C2=2CL,即:同值。這樣并聯起來會更加接近負載電容CL。在一般情況下,適當增大外接電容會使晶振振蕩頻率下降,而適當減小外接電容則會使晶振振蕩頻率升高。補充一句,調節外接電容大小只能對晶振輸出頻率起到微調作用。

    0755-23068369
    一分钟快3网址 一分快3 uu快3 网盟彩神IV 百姓购彩大厅在线购彩 彩神v在线登录