• <sub id="uhzwv"></sub>

    <sub id="uhzwv"></sub>
  • <dd id="uhzwv"></dd><wbr id="uhzwv"></wbr>
    <dd id="uhzwv"><address id="uhzwv"></address></dd>
    有源晶振EMC標準電路設計

    有源晶振EMC標準電路設計

    (有源晶振EMC標準電路)

    有源晶振EMC標準電路設計時,如果對EMC要求不高,可以去掉L1磁珠及C1負載電容,只保留電源輸入端的去耦電容,取0.1uf即可,輸出端保留輸出電阻,約10Ω~27Ω。

    有源晶振EMC標準電路設計

    具體操作如下:

    1、電源端磁珠L1與電容C2、C3構成LC濾波電路。

    2、信號輸出端串聯電阻是為了減小反射波,避免反射波疊加引起過沖。有時,不同批次的電路板特性可能存在差異,因此建議預留一個電阻位置便于調整電路板狀態到最佳。如無必要串電阻,就用0Ω電阻連接。

    補充說明:

    • 可以減少諧波,有源晶體輸出的是方波,這將引起諧波干擾,尤其是阻抗嚴重不匹配的情況下,加上電阻后,該電阻將與輸入電容構成RC積分平滑電路,將方波轉換為近似正弦波,雖然信號的完整性受到一定影響,但由于該信號還要經過后級放大、整形后才作為時鐘信號,因此,性能并不受影響,該電阻的大小需要根據輸入端的阻抗、輸入等效電容,有源晶體的輸出阻抗等因素選擇。
    • 可以進行阻抗匹配,減小回波干擾及導致的信號過沖。我們知道,只要阻抗不匹配,都會產生信號反射,即回波,有源晶體的輸出阻抗通常都很低,一般在幾百歐以下,而信號源的輸入端在芯片內部結構上通常是運放的輸入端,由芯片的內部電路與外部的無源晶振構成諧振電路。
    0755-23068369
    一分钟快3网址 一分快3 uu快3 网盟彩神IV 百姓购彩大厅在线购彩 彩神v在线登录