• <sub id="uhzwv"></sub>

    <sub id="uhzwv"></sub>
  • <dd id="uhzwv"></dd><wbr id="uhzwv"></wbr>
    <dd id="uhzwv"><address id="uhzwv"></address></dd>
    晶振受干擾變慢是什么原因?

    晶振受干擾變慢是什么原因?

    一般情況下,晶振起振變慢主要是受到作用于無源晶振的激勵功率變弱之影響。激勵功率的大小是由時鐘芯片所決定,為無源晶振提供必要的起振條件。激勵功率的影響主要來自晶振外接電容過大或電路板雜散電容過多,尤其是負載較小的晶振受影響更大。

    當發現晶振起振變慢,建議對晶振周邊雜散電容進行屏蔽。嘗試在檢測晶振實際輸出頻率精度能夠滿足時鐘芯片所需頻率精度條件下,適當減小外接電容值。

    晶振本身阻抗或DLD2超差,也可能造成晶振起振變慢。建議使用品質更好的同等參數晶振通過交換實驗進行驗證。

    另外,若以上嘗試失敗,建議采用有源晶振。

    0755-23068369
    一分钟快3网址 一分快3 uu快3 网盟彩神IV 百姓购彩大厅在线购彩 彩神v在线登录