51單片機片內有一個高增益的反相放大器，反相放大器的輸入端為晶振引腳1，輸出端為晶振引腳2。由該放大器構成的振蕩電路和時鐘電路一起構成了單片機的時鐘方式。
根據硬件電路設計方案的不同，單片機的時鐘連接方式可分為兩種：內部時鐘方式和外部時鐘方式。
在內部方式時鐘電路中，必須在晶振引腳1和晶振引腳2兩端分別接兩個外接電容構成振蕩電路。如果測試晶振輸出頻率超出單片機捕捉范圍，可以微調這兩顆電容值的大小，是晶振頻率盡可能靠近標稱頻率。若此方法失效，建議嘗試選取更高精度的晶振。
通常來說，對于采用12MHz的方案，如果晶振的負載電容為20pF的話，兩顆外接電容C1和C2取值為27pF至33pF比較合適。對于外接時鐘電路，要求晶振引腳1接地，晶振引腳2接外部時鐘。對于外部時鐘信號的要求是確保脈沖寬度，時鐘頻率低于12MHz即可。
51單片機晶振電路基本原理：
晶振的振蕩信號從晶振引腳2端送入內部時鐘電路，該振蕩信號被二分頻，產生一個兩相時鐘信號P1和P2供單片機使用。時鐘信號的周期稱為狀態時間S，它是振蕩周期的2倍。P1信號在每個狀態的前半周期有效，在每個狀態的后半周期P2信號有效。CPU就是通過兩相時鐘P1和P2為基本節拍來協調單片機實現各部分的有效工作。
了解更多晶振相關資訊，請點擊晶諾威官網以下鏈接：
- 如何減少輻射對時鐘信號的干擾？
- 如何降低電磁對晶振時鐘信號的干擾
- 晶振頻率受干擾的不良現象和解決方案
- PCB晶振布線抗干擾（EMI)設計介紹
- 為何說提供時鐘信號的晶振是數字電路的心臟？
- PCB設計中晶振時鐘信號電路介紹
- 晶振PCB正確布線需要哪些注意事項？
- 從軟件角度看晶振的作用及MCU工作流程
- EMC測試項目及電磁波對晶振的影響
- 晶振位于線路板邊緣會帶來哪些隱患?
- 晶振受電磁干擾的解決方案
- 晶振到芯片的距離為何越近越好？
- 如何選擇高品質晶振生產廠家？
- 晶振振蕩電路中負性阻抗到底是什么？
- 你對晶振的激勵功率了解有多少？
- 晶振的激勵功率怎么設定
- 有源晶振的輸出波形分類和應用介紹
- 晶振輸出波形和電路形式介紹
